使用ＴＭＳ３２０Ｃ５４２構成數據采集處理系統 摘要：使用ＴＩ公司Ｃ５０００系列ＤＳＰ中的ＴＭＳ３２０Ｃ５４２構成了一個數據采集處理系統，介紹了系統的結構、性能、工作流程及設計的注意事項。 關鍵詞：ＴＭＳ３２０Ｃ５４２ 數據采集處理 ＣＰＬＤ 近年來，隨著ＤＳＰ技術的普及，一大批低價格、高性能ＤＳＰ芯片的出現，越來越多的電子工程技術人員開始使用ＤＳＰ來進行系統設計。本文以ＴＩ公司Ｃ５０００系列ＤＳＰ中的ＴＭＳ３２０Ｃ５４２為例，構成一種數據采集處理系統。文中詳細地分析了系統的結構、設計的注意事項、ＨＰＩ接口的工作原理與連接方法、系統的工作流程以及軟件編制中的注意事項。

１ ＴＭＳ３２０Ｃ５４２結構及應用

ＴＭＳ３２０Ｃ５４２是ＴＩ公司Ｃ５０００系列ＤＳＰ中的一種，Ｃ５０００系列共有的特點如下：

·改進的哈佛結構，包含一條程序總線，三條數據總線和四條地址總線

·高度并行的ＣＰＵ和針對應用優化的硬件

·針對算法和高級語言優化的指令集

·先進的ＩＣ技術使其既高性能又低功耗

Ｃ５０００系列內部硬件功能塊如圖１所示。其中，有：４０ｂｉｔ算數邏輯單元（ＡＬＵ）；兩個４０ｂｉｔ累加器Ａ和Ｂ；１７×１７ｂｉｔ乘加單元（４０ｂｉｔＭＡＣ�牐�可作６４級ＦＩＲ運算而不必考慮溢出；計算、選擇、存儲單元（ＣＣＳＵ），特別適合Ｖｉｔｅｒｂｉ等算法；４０ｂｉｔ桶型移位寄存器；片上雙存取ＲＡＭ，每機器周期可存取兩次；片上單存取ＲＡＭ，可同時訪問兩塊片上存儲區；片上外圍接口，包括串口、定時器、ＰＬＬ、ＨＰＩ接口等。

ＴＭＳ３２０Ｃ５４２自身特點如下：

·２５ｎｓ單周期定點指令執行時間，５Ｖ供電

·１０Ｋ Ｗｏｒｄｓ�煟保叮猓椋簦犉�上雙存取ＲＡＭ

·６４Ｋ Ｗｏｒｄｓ程序，６４Ｋ Ｗｏｒｄｓ數據，６４Ｋ Ｗｏｒｄｓ Ｉ／Ｏ存儲空間

·２Ｋ Ｗｏｒｄｓ ＨＰＩ接口，可通過此接口方便地與主設備進行信息交換，主設備也可通過此接口下載ＤＳＰ程序

·一個自動緩沖的串口和一個ＴＤＭ串口，且都可用作標準同步串口

此外，Ｃ５０００系列ＤＳＰ可使用ＪＴＡＧ接口進行調試，可完全控制ＤＳＰ上的所有資源，使用方便可靠。

２ 系統結構

由ＴＭＳ３２０Ｃ５４２構成的數據采集處理系統的結構如圖２所示，以ＤＳＰ為中心，帶有６４Ｋ程序ＲＡＭ，６４Ｋ數據ＲＡＭ，并通過１６Ｋ×１６的ＦＩＦＯ將數據送到ＤＡ，１６Ｋ×１６的ＦＩＦＯ將ＡＤ采集的數據送到ＤＳＰ。與主機通過ＨＰＩ接口進行數據交換。對ＳＲＡＭ、ＦＩＦＯ、ＡＤ、ＤＡ的控制，ＤＳＰ所需各種狀態信息的獲取，以及與主機的其它一些聯系，都通過ＣＰＬＤＡ和ＣＰＬＤＢ來實現。

Ｃ５０００系列ＤＳＰ關鍵的外部接口信號如下：

·Ａ０～Ａ１５，地址總線

·Ｄ０～Ｄ１５，數據總線

·／ＭＳＴＲＢ，外部存儲器存取閘

·／ＩＯＳＴＲＢ，Ｉ／Ｏ存取閘

·Ｒ／Ｗ，讀寫信號

·／ＰＳ，程序空間選擇

·／ＤＳ，數據空間選擇

·／ＩＳ，Ｉ／Ｏ空間選擇

·ＲＥＡＤＹ，數據準備好

此外，還有／ＨＯＬＤ、／ＨＯＬＤＡ等，本系統未用。

２．１ 存儲器控制

程序存儲器和數據存儲器各使用一片６４Ｋ×１６的ＳＲＡＭ，為了使ＤＳＰ對外存的操作盡量快，其速度等級為１２ｎｓ。使用／ＰＳ作程序存儲器的片選，／ＤＳ作數據存儲器的片選，而兩片存儲器的讀寫信號如下：

／ＯＥ＝ｎｏｔ（ｎｏｔ（／ＭＳＴＲＢ） ａｎｄ ｎｏｔ（Ｒ／Ｗ））��

／ＷＲ＝ｎｏｔ�煟睿铮簦ǎ�ＭＳＴＲＢ） ａｎｄ （Ｒ／Ｗ）��

出于高速的需要，采用了Ｘｉｌｉｎｘ公司的ＸＣ９５３６生成邏輯（ＣＰＬＤＡ）。ＸＣ９５３６管腳至管腳的延遲為５ｎｓ，內部有３６個宏單元，可用管腳３４個，可在線編程，使用起來有很多優點。通過這些措施，系統可零等待地存取程序和數據ＲＡＭ，也就是說，存儲器讀可達４０Ｍ×１６ｂｉｔ，寫可達２０Ｍ×１６ｂｉｔ。

２．２ ＦＩＦＯ控制

用于ＤＡＦＩＦＯ的寫和ＡＤＦＩＦＯ的讀都由ＣＰＬＤＡ產生，其邏輯方程為：

／ＡＤＦＩＦＯＲ＝ｎｏｔ（ｎｏｔ（／ＩＯＳＴＲＢ） ａｎｄ ｎｏｔ（Ｒ／Ｗ） ａｎｄ ＡＤＤＲ０ｘ０）��

／ＤＡＦＩＦＯＷ＝ｎｏｔ（ｎｏｔ／ＩＯＳＴＲＢ） ａｎｄ Ｒ／Ｗ ａｎｄ ＡＤＤＲ０ｘ０）

其中，ＡＤＤＲ０Ｘ０指ＤＳＰ的Ａ１５～Ａ１３為零。

ＤＩＦＩＦＯ由兩片容量１６Ｋ×９ｂｉｔ、速度１０ｎｓ的ＦＩＦＯ構成，ＡＤＦＩＦＯ亦如此。由于控制信號的低延遲和ＦＩＦＯ的高速，對ＦＩＦＯ的存取也達到了零等待，即：使用ＲＰＴ或ＲＰＴＺ指令時，可達２０Ｍ×１６ｂｉｔ／ｓ。

２．３ Ａ／Ｄ和Ｄ／Ａ控制

Ａ／Ｄ轉換器負責將外部模擬信號變換成ＤＳＰ可處理的數字量，是ＤＳＰ進行處理的基礎，在系統中具有十分重要的地位，采用的是１０Ｍ采樣率、１２ｂｉｔ分辨率的ＡＤ９２２０，如果需要，可在不改板的情況下換成２０Ｍ或４０Ｍ采樣率的Ａ／Ｄ。而Ｄ／Ａ則將ＤＳＰ生成的數字信號變成模擬量，完成信號的輸出或對系統其他部分的控制，采用了１００Ｍ速度的ＡＤ９７６２。Ａ／Ｄ和Ｄ／Ａ的控制信號如下：

·ＡＤＣＬＫ和ＤＡＣＬＫ，分別是Ａ／Ｄ轉換器和Ｄ／Ａ轉換器的時鐘

·ＡＤＦＩＦＯＷ，將Ａ／Ｄ轉換的數據寫入ＡＤＦＩＦＯ

·ＤＡＦＩＦＯＲ，從ＤＡＦＩＦＯ讀出數據以供Ｄ／Ａ轉換

·ＤＡＦＩＦＯＭＲ和ＤＡＦＩＦＯＲＴ，用于ＤＡＦＩＦＯ的清零和重傳

·ＡＤＦＩＦＯＭＲ和ＡＤＦＩＦＯＲＴ，用于ＡＤＦＩＦＯ的清零和重傳

此六個信號都由ＣＰＬＤＢ產生，ＣＰＬＤＢ采用的是Ｘｉｌｉｎｘ公司的ＸＣ９５１０８，速度為１０ｎｓ，有１０８個宏單元，可在線編程，因而有較高的靈活性。使用２４ＭＨｚ的晶振為ＣＰＬＤＢ提供時鐘，由ＤＳＰ通過Ｉ／Ｏ口向ＣＰＬＤＢ寫入數據以控制ＡＤＣＬＫ和ＤＡＣＬＫ的開關和頻率，并以Ｉ／Ｏ寫的方式產生ＦＩＦＯ的清零和重傳信號。

２．４ ＣＰＬＤＡ和ＣＰＬＤＢ的應用

由以上介紹可以看出，整個系統的邏輯都由ＣＰＬＤＡ和ＣＰＬＤＢ產生。此外，它還有以下功能：

·ＦＩＦＯ的所有狀態信號，系統外部送入的各種控制和狀態信號，都送入了ＣＰＬＤＢ，可由ＤＳＰ通過Ｉ／Ｏ方式讀取

·ＤＳＰ的四個外部中斷、ＮＭＩ中斷都連至ＣＰＬＤＢ，可通過Ｉ／Ｏ口實時控制哪個信號接入哪個中斷，具有較大的靈活性

·ＤＳＰ的通用Ｉ／Ｏ管腳ＢＩＯ和ＸＦ連至ＣＰＬＤＡ，可以查詢方式快速響應外部信號

·主機對ＤＳＰ的復位和其它一些特征的控制，對ＤＳＰ的某些信息的讀取

·ＤＳＰ對其它一些外圍電路的控制

由于在硬件設計時，對實際應用的要求并不能完全了解，因此需要使系統有足夠的冗余和靈活性，使用ＣＰＬＤ可以達到這一要求。通過將可能需要的各種控制和狀態信號引入ＣＰＬＤ，并利用ＣＰＬＤ的大容量和現場可編程性，可根據不同的要求進行現場修改，從而使系統設計的成功率更大，并且有很大的靈活性。

系統中使用了兩片ＣＰＬＤ，而沒有用一片大容量的ＣＰＬＤ代替，是出于系統性能的考慮。因為存儲器和ＦＩＦＯ的讀寫信號需要較低的延遲才可滿足零等待的要求，而大容量的ＣＰＬＤ延遲大且價格高，因而用ＸＣ９５３６滿足系統對速度的要求，而用ＸＣ９５１０８滿足系統復雜邏輯對容量的要求。

２．５ ＨＰＩ接口

ＤＳＰ可使用ＨＰＩ（Ｈｏｓｔ Ｐｏｒｔ Ｉｎｔｅｒｆａｃｅ�牻涌诜奖愕嘏c主設備或主處理器交換數據，而幾乎不需增加額外的器件。對４０ＭＨｚ主頻的３２０Ｃ５４２而言，通信速度最快可達６４Ｍｂｐｓ。而且Ｃ５０００系列ＤＳＰ通過某種連線方式，可利用ＨＰＩ接口下載程序，從而使系統具有更大的靈活性。ＨＰＩ接口的框圖如圖３所示，有ＨＰＩＡ（ＨＰＩ地址寄存器）、ＨＰＩＤ（數據寄存器）、ＨＰＩＣ（控制寄存器）三個１６ｂｉｔ寄存器，主設備就是通過這些專用寄存器與ＨＰＩ通信。在Ｃ５４２的１０Ｋ內部ＲＡＭ中，有２Ｋ字屬于ＨＰＩ存儲塊。系統框圖如圖４所示，ＨＤ０～ＨＤ７是８位數據線，直接連到主設備的數據線上；ＨＣＳ為片選信號；ＨＤＳ１和ＨＤＳ２為數據鎖存信號，在主設備的存取周期控制數據的傳輸，一般連至主設備的數據選通；ＨＲ／Ｗ決定當前操作是讀還是寫，可根據主設備的具體情況決定與何種信號相連；ＨＣＮＴＬ０／１用于主設備選擇存取ＨＰＩ的哪一個寄存器和對寄存器的存取類型，連至主設備的地址線；由于ＨＰＩ寄存器是１６位，而ＨＰＩ與主設備僅以８位數據線相連，因而用ＨＢＩＬ決定當前存取的是一個字的第一還是第二字節，連至主設備的地址線。

對ＨＰＩ進行操作，首先要將控制字寫入ＨＰＩＣ，然后將要存取的地址寫入ＨＰＩＡ，最后存取ＨＰＩＤ，就可從ＨＰＩ存儲塊讀數或將數據寫入ＨＰＩ存儲塊。此外，還可選擇ＨＰＩＡ自動增加方式，將初始地址寫入ＨＰＩＡ后，可不再操作ＨＰＩＡ，每存取一次數據，地址都會自動加一，因而大大加快了存取速度。

在本系統中，主設備是ＡＭＤ１８６構成的嵌入式系統，ＡＭＤ與ＨＰＩ的連接如圖５所示。由以上介紹可以看出，使用ＨＰＩ也可與ＰＣ機的ＩＳＡ總線方便地連接，用ＰＣ機作為主設備，通過ＰＣ機向ＤＳＰ下載程序完成各種功能。

要使用ＨＰＩ下載程序，只需在ＤＳＰ復位時將程序通過ＨＰＩ接口寫入ＨＰＩ存儲塊從０Ｘ１０００開始的存儲區，并在上電復位后的一段時間將ＨＩＮＴ管腳的信號引至ＩＮＴ２管腳，ＤＳＰ在Ｂｏｏｔ程序中檢測到后，就會自動跳轉至０Ｘ１０００處開始執行。

３ 系統工作流程及設計注意事項

系統通過實際測試，運行速度為４０ＭＩＰＳ，程序和數據存儲器、所有Ｉ／Ｏ口都能全速運行，工作穩定可靠。其工作流程如下：

（１）根據要求編寫ＤＳＰ程序并調試通過。

（２）復位ＤＳＰ，并由主設備通過ＨＰＩ接口向ＤＳＰ下載程序。

（３）復位信號失效，ＤＳＰ在主設備的控制下開始工作。

由于系統工作于較高的頻率下（ＣＰＵ為４０ＭＨｚ，外圍設備一般為２０ＭＨｚ，最高為４０ＭＨｚ），因而在系統設計中，必須注意高頻影響。

首先，系統要盡量簡單，要選擇大容量、表面封裝的元器件，以使元件數量少、體積小，降低信號反射并有利于布線。

其次，在設計ＰＣＢ板時，要采用四層板，中間兩層作電源和地，并多加一些去耦電容。布線時不可用９０度的拐彎，過孔要盡量少。數據和地址最好成組布線，以降低對其它信號的影響。一些關鍵的控制線，如存儲器讀寫信號和ＦＩＦＯ讀寫信號，最好在其兩邊加地線保護。特別是ＦＩＦＯ的讀寫信號，由于其對干擾特別敏感，要特別注意。對一些較長的引線，可串接一個３０Ω的小電阻或加終端匹配以減小反射。

４ Ｃ５０００系列ＤＳＰ的軟件編程和調試

Ｃ５０００系列ＤＳＰ的編程工具，有Ｃ語言和匯編語言兩種，而匯編語言又有兩種指令集，一種叫記憶指令集（Ｍｎｅｍｏｎｉｃ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ�牐�類似８０８６的匯編語言；一種叫代數指令集（Ａｌｇｅｂｒａｉｃ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ�牐�類似于Ｃ語言，使用起來比記憶指令集方便很多。

實際應用中，一般都是Ｃ和匯編混合編程，混合編程的方法，可查閱Ｃ５０００系列ＤＳＰ的手冊得到。ＴＩ公司還提供了一個運行庫（Ｒｕｎｔｉｍｅ Ｌｉｂ�牐�用ＴＩ公司的ＪＴＡＧ調試器進行調試時，在ＤＳＰ程序中調用運行庫的函數，可以打開ＰＣ機上的文件獲取數據，或將ＤＳＰ的數據傳入ＰＣ機并存入文件，或通過ＰＣ機鍵盤向ＤＳＰ傳遞信息和發送命令，總之，可以為調試帶來極大的方便。

在本系統中，由于既有Ａ／Ｄ，又有Ｄ／Ａ，構成了一個閉環，自發自收。可以由Ｄ／Ａ生成模擬波形，由Ａ／Ｄ實時采集，由ＤＳＰ處理，對算法的設計和調試可帶來很大的幫助。