“隨著供電電壓下降和電流需要增加，在設計PCB系統上的功率提交網絡(Power Delivery Network)過程中必須考慮封裝和IC特性,”華為公司SI經理姜向中說。“利用Allegro PCB PI技術的增強性能，我們能夠植入封裝模型，片上電流面圖和裸片電容，在提高精度的同時無需犧牲仿真性能。”

　　工程團隊在設計和管理當今復雜的電子設計全系統互連時，面臨前所未有的挑戰。隨著PCB平均面積的減小，器件管腳數、設計頻率和設計約束復雜度卻不斷提升。這種持續的挑戰使 
得傳統PCB設計方法變得越來越力不從心。基于Cadence在PCB領域的領先地位，新的Allegro平臺提供了能夠適應和解決這些不斷增加的復雜度難題的流程和方法學，從而樹立了全新PCB設計典范。

　　“新的Allegro平臺版本引入了很多新的生產率特性，將為象我一樣的設計師帶來優勢，”加拿大Kaleidescape高級PCB設計師 Vincent Di Lello說：“象物理和空間約束特性，名詞－動詞選擇模式，擴展的RMB功能，開放的GL和無數可視的增強功能將大大增加設計師的輸出，并提供一個更加界面友好的設計環境。”

　　Cadence Allegro平臺是基于物理和電氣約束驅動的領先PCB版圖和互連系統。它經過升級，現在已包含了針對物理和空間約束的最先進的布線技術和全新方法學。它使用了Cadence 約束管理系統，那是在整個PCB流程中提供約束管理的通用控制臺。其他升級包括支持先進串行連接設計的算法建模、改進的電路仿真、同Cadence OrCAD? 產品的無縫擴展性、增強的協同性、及新的用戶界面，從而可以提高生產力和可用性。該版本Allegro平臺還為信號完整性（SI）和電源完整性（PI）提供了重大的新功能。

 
　　“這是近年來最重要的PCB發布，我們一直在協助客戶滿足他們的需求，以便他們解決最具挑戰性的設計問題，”Cadence負責產品營銷的全球副總裁Charlie Giorgetti表示，“我們為客戶開發并提供創新的能力，顯見我們對PCB市場的承諾。”
最新發布的Cadence Allegro平臺，推出了層次布線規劃，和全局布線等新技術，大大提升了基于規則驅動的先進設計能力。該平臺還通過新的使用模式和增強的易用性提供了更好的可用性。所有版本的Allegro PCB設計平臺均包含新的PCB編輯技術，通過降低新方案學習曲線和優化工具交互，可以提升設計師的效率和生產力。

　　改進的設計生成和仿真

　　Allegro平臺的這一版本利用最新版的Allegro System Architect，使硬件設計師可以縮短開發時間，生成比原來多60%的更大數量的差分信號。Cadence 通過向Cadence PSpice?技術增加重大的性能和收斂改進，進一步增強了模擬仿真。

　　先進的約束驅動設計

　　Allegro約束管理系統提供了一項先進的新性能，可減少含先進I/O接口設計的生成時間，這些接口有PCI Express、DDR2、SATA等。該系統使設計師有能力生成和指定利用參考其他對象規則的約束。約束管理系統包含了部件手冊，除物理和空間約束外，還為設計約束、設計規則檢查及屬性提供了位置。

　　提升的生產率和仿真精確性
 
新發布的Allegro平臺在Allegro PCB SI 及PCB PI中提供了新的功能，可縮短互連設計時間并提升產品性能和可靠性。這些性能包括了串行連接設計的顯著改進，從而允許用戶精確預測6 Gbps以上高級算法收發器通道的誤碼率概況。另外，通道兼容性和統計分析性能還允許用戶評估傳統通道，以便同高數據率收發器共用。

　　Allegro PCB PI選項可吸收來自IC及IC封裝設計工具的封裝寄生現象、裸片電容和轉換電流，以精確建立完整的電源供應系統。結合靜態IR降分析，Allegro PCB PI用戶可以快速判斷電源分配系統是否能維持規范所述參考電壓。

　　發布情況

　　Allegro PCB設計L、XL及GXL平臺版本計劃于2007年6月發布。PCB West上演示的全局布線環境(Global Route Environment)包含在Allegro PCB Design GXL產品中。