<dfn id="is4kg"></dfn>
  • <ul id="is4kg"></ul>
  • <abbr id="is4kg"></abbr>
  • <ul id="is4kg"></ul>
    <bdo id="is4kg"></bdo>

    曙海教育集團(tuán)論壇DSP專區(qū)DSP系統(tǒng)和硬件開發(fā)討論區(qū) → 4.Simulink設(shè)計(jì)簡(jiǎn)單舉例


      共有6741人關(guān)注過(guò)本帖樹形打印

    主題:4.Simulink設(shè)計(jì)簡(jiǎn)單舉例

    美女呀,離線,留言給我吧!
    wangxinxin
      1樓 個(gè)性首頁(yè) | 博客 | 信息 | 搜索 | 郵箱 | 主頁(yè) | UC


    加好友 發(fā)短信
    等級(jí):青蜂俠 帖子:1393 積分:14038 威望:0 精華:0 注冊(cè):2010-11-12 11:08:23
    4.Simulink設(shè)計(jì)簡(jiǎn)單舉例  發(fā)帖心情 Post By:2010-11-13 10:02:06

    4.Simulink設(shè)計(jì)簡(jiǎn)單舉例 作為本節(jié)的最后一部分,給出一個(gè)Simulink的應(yīng)用實(shí)例,增加讀者對(duì)Simulink建模的直觀印象。 例8-1 建立一個(gè)調(diào)幅(AM)系統(tǒng),信號(hào)頻率為100KMHz,載波頻率為1MHz,調(diào)幅系數(shù)為0.5,并在示波器中顯示出來(lái)。 具體的操作步驟如下: 1)打開MATLAB,在工具欄點(diǎn)擊 圖標(biāo),啟動(dòng)Simulink(也可以直接在MATLAB命令窗口直接敲入simulink)。 2)在Simulink環(huán)境下新建一個(gè)模型,在Simulink工具欄點(diǎn)擊圖標(biāo)實(shí)現(xiàn)或通過(guò)菜單“File”中的“New Model”命令來(lái)實(shí)現(xiàn),將新模型保存為am.mdl。 3)從Simulink library Browser中加入基本模塊。首先從“Simulink Source”庫(kù)中選中“Sine Wave”模塊,直接將其拖拽到am.mdl的界面中,并復(fù)制該模塊;然后雙擊“Sine Wave”模塊,設(shè)定載波頻率和幅度。再按照同樣的方法將“Sine Wave1”模塊設(shè)定為信號(hào)產(chǎn)生模塊;再?gòu)摹癝imulink Math Operations”庫(kù)中選擇乘法器模塊Product,最后從“Simulink Sink”庫(kù)中選擇示波器Scope。 4)連接各個(gè)模塊,選中目標(biāo)模塊,按住Ctrl鍵,再點(diǎn)擊要連接的模塊,Simulink即可自動(dòng)將兩個(gè)模塊連接起來(lái),最終設(shè)計(jì)如圖8-7所示。 圖7-7 調(diào)幅系統(tǒng)的Simulink設(shè)計(jì)示意圖 5)在工具欄點(diǎn)擊運(yùn)行(RUN)圖標(biāo) ,再直接點(diǎn)擊Scope模塊即可觀察運(yùn)行結(jié)果,如圖8-8所示。至此,即完成了一個(gè)簡(jiǎn)單的AM調(diào)制系統(tǒng)模型。 圖7-8 調(diào)幅系統(tǒng)的運(yùn)行結(jié)果示意圖 7.2.3 AccelDSP軟件工具 AccelDSP是一款第三方綜合軟件,可將MATLAB浮點(diǎn)算法轉(zhuǎn)換成為可綜合RTL代碼。 Xilinx AccelDSP是目前業(yè)界唯一能夠?qū)ATLAB浮點(diǎn)算法轉(zhuǎn)換成為可綜合RTL代碼的開發(fā)工具。該工具可自動(dòng)地進(jìn)行浮點(diǎn)-定點(diǎn)轉(zhuǎn)換,生成可綜合的VHDL或Verilog代碼,并創(chuàng)建用于驗(yàn)證的測(cè)試平臺(tái),同時(shí)還可以生成定點(diǎn)C++模型或由MATLAB算法得到System Generator塊。AccelDSP綜合工具是Xilinx XtremeDSP解決方案的重要組成部分。AccelDSP產(chǎn)品體系由兩個(gè)主要模塊構(gòu)成:AccelDSP綜合器和AccelWare IP。 AccelDSP綜合器是一個(gè)綜合和驗(yàn)證的環(huán)境,可以自動(dòng)將MATLAB浮點(diǎn)代碼轉(zhuǎn)換成為定點(diǎn)代碼,然后生成可綜合的VHDL或Verilog代碼,為設(shè)計(jì)者提供了驗(yàn)證算法和實(shí)現(xiàn)算法的功能。 AccelWare IP與AccelDSP綜合器聯(lián)合實(shí)現(xiàn)濾波器、FFT等DSP函數(shù),通信算法函數(shù)以及高級(jí)數(shù)學(xué)運(yùn)算函數(shù)。AccelWare是一個(gè)IP庫(kù),包含一系列參數(shù)DSP模塊,這些模塊可以綜合成為RTL代碼(VHDL或Verilog)。每一個(gè)IP模塊進(jìn)行了預(yù)先驗(yàn)證,從而實(shí)現(xiàn)了一旦生成即保證正確的算法開發(fā)流程。AccelWare IP提供了三個(gè)專用工具箱(Toolkits):信號(hào)處理工具包(包括FIR 濾波器、CIC 抽取濾波器、CIC內(nèi)插濾波器、多相抽取濾波器、半帶 FIR 濾波器、FFT 以及IFFT等模塊)、通信工具包(包括直接數(shù)字合成器、BCH 編碼器和解碼器、卷積交織器和去交織器、卷積編碼器、Reed-Solomon 編解碼器、Viterbi解碼器、開方升余弦濾波器、加擾器、解擾器以及ADC采樣-保持電路/正弦比較濾波器等模塊)和高級(jí)數(shù)學(xué)運(yùn)算工具包(包括QR分解法、Cholesky分解法、QR求逆、Cholesky求逆、三角形矩陣求逆、特定排列旋轉(zhuǎn)、多項(xiàng)式求值、奇異值分解以及QRD-RLS空間濾波器等模塊)。

    支持(0中立(0反對(duì)(0單帖管理 | 引用 | 回復(fù) 回到頂部

    返回版面帖子列表

    4.Simulink設(shè)計(jì)簡(jiǎn)單舉例








    簽名
    主站蜘蛛池模板: 国产免费131美女视频| 老司机亚洲精品影院| 欧美不卡视频在线观看| 国产亚洲精品欧洲在线观看| china成人快色| 污视频免费看软件| 国产大片黄在线播放| jizz免费看| 成年女人免费播放影院| 公交车老师屁股迎合我摩擦| 韩国免费人成在线观看网站| 日本在线观看中文字幕| 亚洲精品无码久久久久秋霞| 精品久久欧美熟妇WWW| 国产小视频精品| 91网站网址最新| 成年女人色费视频免费| 亚洲免费视频在线观看| 欧美黑人巨大videos精品| 国产成人涩涩涩视频在线观看免费 | 久久久无码精品亚洲日韩蜜桃| 月夜直播手机免费视频高清 | 男人天堂视频网站| 国产精品女上位在线观看| 丁香六月久久久| 日韩视频在线免费观看| 十七岁免费完整版bd| 97精品伊人久久大香线蕉| 成年性午夜免费视频网站不卡| 亚洲av综合av一区| 男人的天堂色偷偷| 国产乱妇乱子在线播视频播放网站| bt自拍另类综合欧美| 尤物在线视频观看| 亚洲av永久综合在线观看尤物| 欧美日韩精品久久久久| 免费的毛片基地| 都市春色校园另类| 大ji巴想cao死你高h男男| 中文字幕第三页| 无码人妻H动漫中文字幕|