<dfn id="is4kg"></dfn>
  • <ul id="is4kg"></ul>
  • <abbr id="is4kg"></abbr>
  • <ul id="is4kg"></ul>
    <bdo id="is4kg"></bdo>

    曙海教育集團論壇嵌入式硬件開發(fā)專區(qū)Allegro Cadence PCB設(shè)計 → Cadence針對RF產(chǎn)品的SiP設(shè)計套件可提供一個完整的SiP設(shè)計流程


      共有8102人關(guān)注過本帖樹形打印

    主題:Cadence針對RF產(chǎn)品的SiP設(shè)計套件可提供一個完整的SiP設(shè)計流程

    美女呀,離線,留言給我吧!
    wangxinxin
      1樓 個性首頁 | 博客 | 信息 | 搜索 | 郵箱 | 主頁 | UC


    加好友 發(fā)短信
    等級:青蜂俠 帖子:1393 積分:14038 威望:0 精華:0 注冊:2010-11-12 11:08:23
    Cadence針對RF產(chǎn)品的SiP設(shè)計套件可提供一個完整的SiP設(shè)計流程  發(fā)帖心情 Post By:2010-11-30 9:50:34

    今天SoC的發(fā)展至少遇到了以下四大難以逾越的挑戰(zhàn):第一,IP的種類和復(fù)雜度越來越大以及通用接口的缺乏均使得IP的集成變得越來越困難;第二,當今的高集成度SoC設(shè)計要求采用更先進的90nm以下工藝技術(shù),而它將使得功率收斂和時序收斂的問題變得更加突出,這將不可避免地導(dǎo)致更長的設(shè)計驗證時間;第三,很難在SoC上實現(xiàn)模擬、混合信號和數(shù)字電路的集成;第四,先進SoC開發(fā)的NRE成本動輒數(shù)千萬美元,而且開發(fā)周期很長。

    為了應(yīng)對以上挑戰(zhàn),業(yè)界引入了SiP的概念,即把多個不同的元件集成在一個基底(substrate)上,而不是一個裸片(die)上。SiP不僅開發(fā)周期短,而且NRE成本低,SiP現(xiàn)被廣泛應(yīng)用于無線、網(wǎng)絡(luò)和消費電子應(yīng)用,諸如手機、藍牙模塊、WLAN模塊和網(wǎng)絡(luò)包交換。Semico市場研究公司的報告也顯示,到2007年SiP合同制造商的收入將達到747.9百萬美元。SiP很可能會變成一個主流的技術(shù)趨勢。為了滿足這一日益增長的設(shè)計需求,Cadence設(shè)計系統(tǒng)有限公司最近推出了業(yè)界第一套完整的能夠推動SiP IC設(shè)計主流化的EDA產(chǎn)品,它們提供了將許多IC設(shè)計和封裝技術(shù)整合在一起的能力,從而使得更多的IC設(shè)計工程師可以開發(fā)出成本、尺寸和性能都更為優(yōu)化的高集成度產(chǎn)品。

    Cadence解決方案通過提供一套全自動的、整合的、可靠的和可重復(fù)的設(shè)計流程,解決了目前SiP設(shè)計中依賴專家工程技能的方法所固有的局限性,從而可滿足市場對無線和消費電子產(chǎn)品不斷增長的需求。這些新產(chǎn)品包括了RF SiP Methodology Kit,它由兩款新的RF SiP產(chǎn)品(SiP RF Architect和SiP RF Layout)和三款新的數(shù)字SiP產(chǎn)品(SiP Digital Architect、SiP Digital SI和SiP Digital Layout)構(gòu)成。RF SiP Methodology Kit提供了一個基于仿真的IC/封裝協(xié)同流程,它解決了一些關(guān)鍵的SiP設(shè)計挑戰(zhàn),如缺少整合的工具和方法來實現(xiàn)系統(tǒng)、IC、封裝和電路板設(shè)計的整合,以及無法仿真、驗證和分析完整的SiP設(shè)計。

    Cadence最近推出的SiP設(shè)計套件提供了將許多IC設(shè)計和封裝技術(shù)整合在一起的能力。

    作者:Jake Chen;
    執(zhí)行主編;
    《電子系統(tǒng)設(shè)計》

    RF SiP Methodology Kit目前支持大多數(shù)主要晶圓代工廠的大多數(shù)主流工藝技術(shù),支持從原理圖到GDSII的完整流程(包括用于全系統(tǒng)仿真的參數(shù)背注),支持SystemC和SystemVerilog,也可以利用Mathworks Mathlab的系統(tǒng)級鏈接接口進行ESL驗證。

    RF SiP Methodology Kit提供了一種快速集成多個裸片的設(shè)計方法,從而提供了一種完整SoC實現(xiàn)的替代方法。Cadence RF Design Methodology Kit解決了將功放、PLL、VCO和濾波器放到單個SoC上的集成挑戰(zhàn)。

    Cadence SiP解決方案可以與Cadence 主要的設(shè)計平臺無縫整合,如可以與Encounter整合實現(xiàn)裸片抽象級協(xié)同設(shè)計,與Virtuoso整合實現(xiàn)RF模塊設(shè)計,與Allegro整合實現(xiàn)封裝與電路板的協(xié)同設(shè)計以提供尺寸、成本和性能都更為優(yōu)化的終端產(chǎn)品。下一步Cadence將開發(fā)可把整個無線系統(tǒng)集成在一個SiP或SoC上的套件產(chǎn)品。

    RF SiP Kit包括新的Cadence SiP RF產(chǎn)品和設(shè)計方法,它們可自動化和加速用于無線通信應(yīng)用的RF SiP產(chǎn)品的整個設(shè)計流程。它也提供了基于802.11 b/g無線局域網(wǎng)設(shè)計的經(jīng)過客戶驗證的SiP實現(xiàn)方法,這使得客戶能夠以很低的風(fēng)險快速和順利地采用SiP設(shè)計技術(shù)。這個套件與Cadence之前發(fā)布的Cadence RF Design Methodology Kit一起拓展了Cadence在無線RF設(shè)計領(lǐng)域的產(chǎn)品線。目前Freescale和Jazz半導(dǎo)體公司已經(jīng)在采用該套件開發(fā)RF產(chǎn)品。


    支持(0中立(0反對(0單帖管理 | 引用 | 回復(fù) 回到頂部

    返回版面帖子列表

    Cadence針對RF產(chǎn)品的SiP設(shè)計套件可提供一個完整的SiP設(shè)計流程








    簽名
    主站蜘蛛池模板: 国产精品无码电影在线观看| 久久午夜无码鲁丝片午夜精品| 亚洲成aⅴ人片| 亚洲五月激情网| 久久影院最新消息| 中文字幕高清在线观看| 一本色道久久88综合日韩精品| a级国产乱理伦片| 黄色一级免费网站| 给我免费播放片在线中国| 狠狠爱天天综合色欲网| 欧美性videos高清精品| 日韩在线观看免费| 巨胸动漫美女被爆羞羞视频| 在线精品小视频| 国产日韩亚洲欧美| 午夜在线社区视频| 国产一区二区三区樱花动漫| 国产亚洲美女精品久久久久| 午夜91理论片| 亚洲免费观看视频| 中文字幕理论电影理论片| 99精品久久99久久久久久| 香蕉精品视频在线观看| 男的把j放进女人下面视频免费| 欧美日韩中文字幕在线| 无需付费大片在线免费| 在线综合 亚洲 欧美中文字幕| 国产成人精品男人的天堂网站| 啊灬啊别停灬用力啊老师在线| 亚洲欧美日韩综合一区| 久久久久亚洲av无码专区蜜芽| www.日韩av.com| 都市激情亚洲色图| 毛片免费在线观看网站| 日韩大片高清播放器| 好吊妞788免费视频播放| 国产成人免费网站在线观看| 免费看黄a级毛片| 久久精品人人爽人人爽快| 99久久婷婷国产综合精品|