課程說明
本課程講授基于Synopsys EDA tools構成的ASIC/SOC數(shù)字電路前端開發(fā)流程,學員通過運用數(shù)字邏輯、硬件描述語言完成一個中等規(guī)模的專題項目設計,在課程過程中掌握數(shù)字集成電路的coding、仿真、綜合、靜態(tài)時序分析、可測性設計、一致性驗證等一系列數(shù)字電路前端流程中的設計技巧,終使學員達到能獨立完成中等規(guī)模電路模塊的前端設計水平。授課包括如下內容:
?
1、IC前端設計詳細流程介紹
以汽車油箱油量檢測器的開發(fā)為例,演示和介紹IC芯片前端,從產(chǎn)品分析、功能劃分到芯片綜合、形式驗證以及靜態(tài)時序分析的詳細開發(fā)流程。
2、Unix基本應用
講述Unix的基本文件目錄結構、文件編譯器、常用命令,以及項目的database結構和版本管理基礎。
3、代碼編寫及仿真技巧
系統(tǒng)介紹verilog語法規(guī)范、語言與電路實現(xiàn)之關系,以及RTL仿真技術、RTL代碼編寫技巧、控制單元和數(shù)據(jù)通路單元的實現(xiàn)技巧、基于Verilog語言的測試編碼技巧,功能驗證及Testbench搭建的技巧。
4、綜合技術
講述綜合基礎、組合電路與時序電路、基于TCL的綜合流程、綜合策略、設計環(huán)境和設計約束的制定、綜合優(yōu)化的技巧、實現(xiàn)優(yōu)化結果的可綜合代碼編寫技術等。
5、可測試設計技術
基于Synopsys DFT compiler的DFT技術,介紹可測性設計技術、組合電路和時序電路的測試方法、基于TCL的DFT設計實現(xiàn)的基本流程。
6、靜態(tài)時序分析技術
基于Synopsys PT的靜態(tài)時序分析技術,介紹靜態(tài)時序分析、基于TCL技術的處理過程和常用的時序分析方法。
7、一致性驗證技術介紹
介紹一致性驗證技術,使學員了解基于Synopsys Formality 的一致性驗證方法。
8、Cache控制器專題項目
項目實踐:
本課程專題實驗是構造一個8位CPU(8051)的外部Cache控制器,用于實現(xiàn)CPU通過LPC協(xié)議(Intel的一種主板總線協(xié)議)訪問外部LPC FW Hub(Burst訪問)的執(zhí)行程序。本項目包括CPU core接口模塊,控制狀態(tài)寄存器模塊,two-way組相聯(lián)的cache控制模塊,SRAM控制模塊,LPC 接口模塊。學員可以從中學習如何從IP,標準接口spec和Cache算法入手,進行項目的Architecture設計,完成模塊劃分,設計spec和RTL代碼,建立仿真計劃和仿真環(huán)境,完成整個項目的功能仿真到綜合、STA,以及一致性驗證,實現(xiàn)一個較完整的SOC設計流程。設計規(guī)模在萬門級。在0.25um工藝庫下,頻率不小于100MHz。
培訓目標
幫助學員熟悉并掌握典型數(shù)字ASIC/SOC芯片前端開發(fā)流程和設計技巧,以及相關設計軟件的使用,課程結束后學員可積累相當于1年左右的實際工作經(jīng)驗,能夠獨立完成ASIC/SOC中等模塊的前端設計。
培訓環(huán)境
提供由Sun工作站、DELL服務器、Solaris Unix操作系統(tǒng)、惠普HP-Unix操作系統(tǒng)、RedHat Linux操作系統(tǒng),以及
Cadence、
Synopsys、Mentor、Magma等主流EDA設計軟件組成的高端IC設計培訓環(huán)境。技術論壇bbs.bjicpark.com為您隨時提供幫助!
報名要求:有數(shù)字電路設計和硬件描述語言的基礎或自學過相關課程。
適用對象:初步熟悉IC設計前端工作但缺乏項目經(jīng)驗者。